新闻中心 
华峰测控(688200)：北京华峰测控技术股份有限公司向不特定对象发行可转换公司债券申请文件的审核问询函的回复
2025-06-13 
浏览次数：
次 
返回列表根据贵所《关于北京华峰测控技术股份有限公司向不特定对象发行可转换公司债券申请文件的审核问询函》（上证科审（再融资）〔2025〕50号）（以下简称“审核问询函”）要求，中国国际金融股份有限公司（以下简称“保荐机构”或“保荐人”）会同北京华峰测控技术股份有限公司（以下简称“公司”、“华峰测控”或“发行人”）及大信会计师事务所（特殊普通合伙）（以下简称“会计师”或“申报会计师”）、北京德和衡律师事务所（以下简称“律师”或“发行人律师”）等中介机构，按照贵所的要求对审核问询函中提出的问题进行了认真研究，现逐条进行说明，请予审核。
二、本回复意见中若出现总计数尾数与所列数值总和尾数不符的情况，均为四舍五入所致。
根据申报材料，发行人本次向不特定对象发行可转换公司债券，拟募集资金总额不超过 100,000.00万元，用于投资“基于自研 ASIC芯片测试系统的研发创新项目”和“高端 SoC测试系统制造中心建设项目”。
请发行人说明：（1）本次两个募投项目与公司现有业务，以及两个募投项目之间的区别与联系，结合行业发展情况、公司经营规划、开发 ASIC芯片测试系统及 SoC测试系统的考虑等，说明实施本次募投项目的必要性；（2）“基于自研 ASIC芯片测试系统的研发创新项目”的具体研发内容、目前研发进展及后续安排，与前次募投项目“科研创新项目”的区别与联系，并结合公司研发模式、人才及技术储备、研发难点的攻克情况、客户验证情况（如有）等，说明实施本次募投项目的可行性；（3）“高端 SoC测试系统制造中心建设项目”的具体建设内容，与前次募投项目“集成电路先进测试设备产业化基地建设项目”的区别与联系，是否存在重复性建设，是否属于新产品，是否符合投向主业的要求；（4）结合 SoC测试系统的市场空间、竞争格局、公司竞争优劣势、同行业公司扩产情况、公司客户储备及意向订单或潜在订单等情况，说明本次募投项目新增产能消化的合理性；（5）本次募投项目用地是否均已取得，新增租赁办公楼是否存在不确定性。
公司于 2025年 6月 9日召开第三届董事会第十二次会议、第三届监事会第十二次会议，对本次发行方案中的发行数量、发行规模和募集资金用途进行调整，基于谨慎性考虑，募集资金总额由 100,000.00万元（含 100,000.00万元）调整至 74,947.51万元（含74,947.51万元），扣除发行费用后的募集资金净额将用于“基于自研 ASIC芯片测试系统的研发创新项目”，本次可转债不再将“高端 SoC测试系统制造中心建设项目”作为募投项目，后续公司拟以自有或自筹资金投入。
一、本次两个募投项目与公司现有业务，以及两个募投项目之间的区别与联系，结合行业发展情况、公司经营规划、开发 ASIC芯片测试系统及 SoC测试系统的考虑等，说明实施本次募投项目的必要性
自成立以来，公司始终专注于半导体自动化测试系统领域，以自主研发的产品实现了模拟及混合信号类半导体自动化测试系统的国产化，同时不断拓展在氮化镓、碳化硅以及 IGBT等功率分立器件和功率模块类半导体测试领域的覆盖范围。公司主要产品为STS8200、STS8300系列半导体自动化测试系统，基于现有测试平台的功率模块测试产品，2023年，公司推出了面向 SoC测试领域的全新一代测试系统 STS8600。
2、“基于自研 ASIC芯片测试系统的研发创新项目”与公司现有业务的区别与联系
“基于自研 ASIC芯片测试系统的研发创新项目”（以下简称“研发创新项目”）研发内容包括两部分，第一部分为形成核心技术自主可控的 ASIC芯片，第二部分为打造基于国产化 ASIC芯片的高端 SoC测试系统（即基于国产化 ASIC芯片的 STS8600系列产品）。
在半导体测试系统产业链中，测试系统搭载的主控芯片是其核心硬件组件，一方面，半导体测试系统依赖高性能芯片作为主控单元，负责执行测试算法、控制信号生成、数据采集和分析；另一方面，芯片也将直接影响测试系统的测试能力和测试成本，采用ASIC芯片可提高测试系统的并行测试数量、测试精度和通道密度，减少测试系统体积和功耗，从而降低测试成本。
就测试系统的应用场景和测试对象而言，相对于模拟、混合和功率集成电路，应用于人工智能、云计算、大数据和物联网等领域的高端 SoC芯片具有更高的集成度、更复杂的异构计算架构，测试复杂度更高，仅靠 STS8200、STS8300产品现搭载的通用芯片已无法实现测试要求，故 STS8600需搭载高集成度、高测试精度、具有高速处理能力和多通道并行处理能力、高可靠性和稳定性的 ASIC芯片以实现测试目的，因此 ASIC芯片是高端 SoC测试系统的核心组件，属于高端 SoC测试系统产业链上游。
公司现有业务不涉及芯片研发与生产，主要原因为目前已量产的STS8200、STS8300产品主要搭载 FPGA等通用芯片，国产化技术水平较为成熟，采购渠道较为广泛，无需公司自研或生产。但国内尚无针对 SoC领域测试的国产化成熟 ASIC量产芯片，主要依赖进口，受贸易摩擦、地缘政治、专利壁垒、全球供需波动等因素影响较大，具有不稳定性。ASIC芯片是研发、生产高端半导体测试系统的关键，国际半导体测试设备龙头企业泰瑞达、爱德万的主流产品均已搭载自研 ASIC芯片。因此，自研 ASIC芯片是国内厂商缩小和国际龙头企业差距、打破高端半导体测试系统海外垄断、提高公司竞争壁垒及自主可控能力、实现高端半导体测试设备国产化的关键，系公司向高端 SoC测试系统产业链上游的延伸。
“研发创新项目”完成后，公司将具备测试系统的核心 ASIC定义及架构设计能力，为后续高端 SoC测试系统国产化做好技术准备。ASIC芯片量产阶段拟由晶圆厂或代工厂负责，不涉及本次募投项目，且公司量产 ASIC芯片仅用于公司自产的基于国产化ASIC芯片的 STS8600系列产品，推进公司构建长期稳定和可靠的测试系统供应链，不涉及对外销售。“研发创新项目”将进一步提升公司高端 SoC测试系统的国产化水平，系公司为现有产品进行的技术迭代与储备，芯片研发与生产不会作为公司主营业务，该项目属于投向主业范畴，与公司发展战略一致。
（二）结合行业发展情况、公司经营规划、开发 ASIC芯片测试系统及 SoC测试系统的考虑等，说明实施本次募投项目的必要性
我国目前已成为世界上最大的半导体消费市场，也在半导体产业链上占据日益重要的地位。随着我国半导体产业的不断发展，上游晶圆产能的持续扩张以及先进封装等技术的推动，为国产测试设备厂商带来了难得的发展契机。
近年来，为助力我国半导体产业蓬勃发展，增强其创新能力与国际竞争力，国家相继颁布了一系列激励政策，诸如《工业和信息化部等七部门关于推动未来产业创新发展的实施意见》（工信部联科〔2024〕12号）、《智能检测装备产业发展行动计划（2023—2025年）》、《中华人民共和国国民经济和社会发展第十四个五年规划和 2035年远景目标纲要》等政策，大力支持技术领先的半导体设备企业发展，将创新置于现代化建设全局的核心位置，把科技自立自强视作国家发展的战略支撑。
全球半导体行业在过去几年中保持了持续增长的态势，随着人工智能、云计算、大数据和物联网等高性能 SoC芯片新兴应用领域的不断涌现和快速发展，半导体测试系统正朝着更高集成度、更高性能和更智能化的方向发展，高端 SoC测试系统具有广阔的市场需求。
根据泰瑞达 2024财年报告披露的内部预测，预计 2024年 SoC测试系统市场规模为 46亿美元；根据爱德万 2024财年报告披露的内部预测，预计 2024年 SoC测试系统市场规模为 41亿美元。保守估计 SoC测试系统市场规模超过 40亿美元，即超过 280亿元。爱德万近三个财年在中国大陆市场的销售占比平均为 26.36%，假设中国大陆市场在全球 SoC测试系统市场占比 20-30%，则中国大陆的 SoC测试系统市场规模约 8-12亿美元，即 56-84亿元。
在 SoC测试系统广阔的市场需求背景下，公司与可比公司长川科技均已开展 SoC测试系统的产品研发与布局。国际巨头爱德万和泰瑞达的 SoC测试系统是现市场性能最优、技术水平最先进的测试设备，2023年，公司首次推出高端 SoC测试系统 STS8600，技术指标对标国际巨头爱德万的 93K和泰瑞达的 Ultraflex最先进的新机型系列。
半导体测试系统是用于测试和验证半导体器件性能的复杂系统，需要多种类型的芯片来共同实现精确的测量、数据处理和控制功能。对高端测试系统来说，通用芯片已经无法满足其发展要求，例如在先进制程芯片测试中，需精准捕捉皮秒级信号变化和处理海量数据，通用芯片性能不足无法实现。ASIC芯片具备高集成度、高测试精度、高速处理能力和多通道并行处理能力、高可靠性和稳定性等技术优势，能够更好地满足 SoC测试系统在复杂场景下的多样化需求。在当前半导体行业快速发展的形势下，ASIC芯片已成为半导体测试系统更新迭代的必然选择，更是 SoC测试系统必备的核心组件。
目前国内高端 SoC芯片客户应用的测试系统主要为泰瑞达（美国企业）和爱德万（日本企业）进口产品，存在由于地缘政治等因素、无法采购境外测试系统的可能。本次募投项目形成的基于国产化 ASIC芯片的高端 SoC测试系统（即基于国产化 ASIC芯片的 STS8600系列产品）对标爱德万和泰瑞达 SoC测试系统，具备高端 SoC芯片测试能力，在半导体行业迫切的自主可控需求下，国产化测试系统将具有广阔的市场空间和商业化前景。
打造国产供应链的半导体测试系统，有助于提升国内半导体产业的自主可控能力，保障产业链安全。目前我国对半导体行业的自主可控需求迫切，特别是在“新基建”和“芯片自主”的背景下，研发自主可控的半导体测试系统已成为国家战略中的重要组成部分。提升国产测试系统的技术水平和市场份额，打破国外企业的垄断，实现测试系统的国产化，已成为我国半导体产业发展的迫切需求。因此，半导体测试设备供应链自主可控意义重大且影响深远，其关乎国家半导体产业的稳健安全，自主可控的供应链，不仅能确保设备的稳定供应，还可有效抵御国外技术封锁，使企业得以按自身节奏实现技术升级与产品研发。
为响应我国半导体产业自主可控的必然要求、应对地缘政治冲击全球半导体供应链的影响、满足 SoC测试系统对 ASIC芯片的迫切需求，公司在夯实测试系统研发制造核心主业的基础上，主动向芯片设计领域进行战略延伸，打造 SoC测试系统的国产化供应链。
未来，在面向超大规模集成电路芯片测试领域，通过自研 ASIC芯片，才能打造出具备自主知识产权和国际竞争力的高端半导体测试系统，不仅有助于提升公司的市场竞争力，更是保障公司产业链安全稳定的必经之路。
综上所述，本次募投项目符合行业发展前景和日益增长的高端 SoC测试需求，符合公司经营规划。“基于自研 ASIC芯片测试系统的研发创新项目”将实现自研 ASIC芯片并打造具备自主知识产权和国际竞争力的高端测试系统，符合国家发展战略和国产化需求；有助于保障公司产业链的安全稳定，推动公司技术创新和提升研发能力。实施本次募投项目具有必要性。
二、“基于自研 ASIC芯片测试系统的研发创新项目”的具体研发内容、目前研发进展及后续安排，与前次募投项目“科研创新项目”的区别与联系，并结合公司研发模式、人才及技术储备、研发难点的攻克情况、客户验证情况（如有）等，说明实施本次募投项目的可行性
（一）“基于自研 ASIC芯片测试系统的研发创新项目”的具体研发内容、目前研发进展及后续安排
“研发创新项目”共分为两个阶段 10个子项目，第一阶段为形成核心技术自主可控的 ASIC项目（以下简称“ASIC项目”），第二阶段为打造基于 ASIC芯片的 STS8600国产化测试系统（以下简称“ATE项目”）。其中 ASIC项目中的 5个子项目可以并行开发；ATE项目是基于 ASIC项目的开发成果在公司现有基础上进行改版开发，实现ASIC芯片的应用，因此 ATE项目中的 5个子项目需在 ASIC项目中芯片项目的设计阶段基本完成后开始开发。
本次募投项目“基于自研 ASIC芯片测试系统的研发创新项目”与前次募投项目“科研创新项目”的具体情况如下：
形成半导体自动化测试系统的核心 ASIC定义及 架构设计能力，为后续高端 SoC测试系统国产化 做好技术准备，以此构建长期稳定和可靠的测试 系统核心 ASIC供应链，打造全新一代基于自研 ASIC芯片的国产化高端 SoC测试系统，减少对 外部专用芯片供应商资源的依赖
提升半导体自动化测试系统的软 硬件性能，提升公司技术储备， 打造优质创新产品
包括两个阶段 10个子项目，第一阶段是形成核心 技术自主可控的 ASIC项目（“ASIC项目”）， 第二阶段是打造基于 ASIC芯片的 STS8600国产 化测试系统（“ATE项目”）
包括 9个研发子项目：800M高 速数字通道测试模块、复杂芯片 系统级测试解决方案、ATE设备 的液体冷却技术、大功率模块常 温高温测试站、高动态响应能力
的多路 V/I源、高速高精度测试 3D接口技术、高精度音频测试技 术、高速模数转换器（ADC）/ 数模转换器（DAC）测试技术、 24bit高精度 ADC/DAC测试技术
本次募投项目“研发创新项目”与前次募投项目“科研创新项目”均系围绕公司主营业务及主要产品展开，旨在提高公司自主研发能力，全方位提升公司产品性能及关键技术指标。两者在研究对象与研发目标、研发模式上存在一定差异。
前次“科研创新项目”主要聚焦于半导体自动化测试系统的通用性模块开发，如高速数字通道、液体冷却、接口测试、热管理等，为基于已有的半导体自动化测试系统产品，进行的模块升级优化研发，其核心目标是在保证系统兼容性和稳定性的前提下，提升测试效率、精度或扩展功能等，适用于公司各类半导体自动化测试系统产品。本次“研发创新项目”则首次聚焦于 ASIC芯片级别的底层控制器件自主设计，形成半导体自动化测试系统的核心 ASIC定义及架构设计能力，为后续高端 SoC测试系统国产化做好技术准备，将公司的自主可控能力延伸至核心 ASIC环节，从而减少对外部专用芯片供应商资源的依赖，打造全新一代基于自研 ASIC芯片的 STS8600国产化测试系统。
前次“科研创新项目”研发模式为基于现有 ATE平台，采用模块化迭代与优化的技术路径，在保持系统兼容性和稳定性的基础上实现渐进式创新。本次“研发创新项目”研发模式涉及从需求定义到最终验证的全流程芯片研发，包括架构设计、前后端设计、流片、封装测试等完整环节，及基于自研 ASIC芯片的 SoC测试系统的稳定运行、应用，更强调系统性创新，而非局部优化。
（三）结合公司研发模式、人才及技术储备、研发难点的攻克情况、客户验证情况（如有）等，说明实施本次募投项目的可行性
“研发创新项目”中 ASIC芯片研发采用模块化分工模式，其设计理念以灵活性和高效性为核心，芯片的关键部分由公司自主研发并掌控，包括核心算法、系统架构、整体版图设计以及应用线路，这些要素共同构成了芯片的技术性能支柱。
与外部合作方面，公司采取两种合作策略：一方面，对非核心部分的完整模块、IP设计以及芯片工艺功能分析进行整体委外开发，由委外合作方交付成熟的功能单元；另一方面，将部分核心模块中的辅助性或非关键部分通过设计服务公司，交付的半成品与公司自主开发的核心部分相结合，组装成完整的功能模块。
在此基础上，ASIC芯片集成了外部采购的现有成熟 IP、特殊工艺 IP，以及通过外部设计服务公司初步交付、并经公司深度优化与加工后形成的定制 IP，从而实现功能的全面覆盖与性能的提升。其中，核心算法、系统架构、关键版图、应用线路、控制程序、以及外部设计服务公司设计并经公司深加工后完成的定制 IP，其知识产权全部归公司所有；而外部采购的成熟 IP和特殊工艺 IP的知识产权则归属于各自的提供方，不纳入公司所有权范畴。外部采购 IP均不涉及境外采购。
芯片研发环节包括立项阶段、概念阶段、策划阶段、芯片概要设计阶段、开发实施阶段、初样验证阶段。公司、委外合作方、设计服务合作方承担的工作内容分工如下： 1）立项阶段：公司与合作方共同确认项目细节，公司项目经理对整体项目进行把控，技术规格由公司内部人员制定并最终确认，项目周期和财务预算则由双方协商决定； 2）概念阶段：研发工作整体由公司主导，核心内容如组织需求分析、芯片需求分析、业务分析和知识产权分析均由内部团队独立完成，其余具体实施以及落实环节则由委外合作方执行；
3）策划阶段：公司与设计服务合作方采取协作模式，公司提供战略方向和主要框架，设计服务合作方负责细节完善；
4）芯片概要设计阶段：以公司为主导，内部人员负责制定核心内容和大纲，提供核心算法、整体架构概念、控制算法等关键核心内容；设计服务合作方则根据指导进行优化并落实具体设计。
5）开发实施阶段：核心算法验证、FPGA验证、数字验证、模拟验证、纳米工艺试验晶圆（NPW）小板验证以及样片测试与生产测试开发等关键环节由公司独立完成，确保核心技术的高质量与保密性；IP采购、辅助性小模块设计、后端 Layout设计和样片加工等非核心工作则由委外合作方执行，软件测试由公司与设计服务合作方共同推进，以兼顾效率与质量；
6）初样验证阶段：公司负责整合内部系统与设计服务合作方交付的完整小 IP模块或半成品，根据技术指标进行整体验证，以确保系统性能与核心技术自主性；同时设计服务合作方对非关键环节如小 IP模块进行初样验证，实现资源优化；失效性分析由委外合作方执行，以提升分析效率与客观性。
上述研发模式充分利用了公司在半导体测试系统领域积累的深厚技术底蕴，一方面保障核心算法、系统架构等关键技术的自主可控，另一方面通过灵活的合作模式提升开发效率与市场竞争力，通过整合外部优质资源，显著提升开发效率及成功率，增强芯片对多样化市场需求的适配能力，最终实现 ASIC芯片从设计到落地的全流程突破。
半导体测试系统行业作为技术密集型产业，技术人员的知识背景、研发能力及工艺经验积累至关重要。一直以来，公司高度重视人才的培养，公司制定了全面的内部培训计划，通过定期的培训课程和实践项目，提升员工的专业技能和综合素质；并与多所高校和科研机构合作，建立实习基地和联合实验室，培养了一批高素质的科研人才。截至2024年 12月 31日，公司拥有核心技术人员及研发人员共 379人，占公司员工总数的48.59%。
具体而言，公司副总经理居宁先后在复旦微电子、思瑞浦微电子等公司担任研发工程师、产品经理等职位，2019年 3月获复旦大学集成电路设计与制造方向工程硕士学位。2020年 10月至 2023年 2月，任公司副总工程师；2023年 3月至今，任公司副总经理。此外，公司研发团队部分工程师具备 8年以上 SoC芯片和 RFID芯片设计、ARM总线架构和低功耗设计、DPS板卡设计及芯片定制、高速数字板卡设计等经验，主导开发多款量产芯片，具备一定的技术经验。
在现有人才储备基础上，本次募投项目拟外部招聘芯片研发工程师和部分项目研发工程师，确保有充足的专业人才实施本项目。
多年的研发投入和技术迭代，公司目前在模拟及数模混合类、功率类、SoC类集成电路自动化测试系统领域已掌握十四项核心技术，均应用于公司主营业务，包括 V/I源、精密电压电流测量、高速数字波形发生与采集、射频及混合器件测试、存储器件测试、宽禁带半导体测试和智能功率模块测试等。同时也建立了一套行之有效的研发体系，具备长期持续的研发投入能力。截至 2024年 12月 31日，公司已获得授权且尚在有效期内的专利共 210项，其中包括 46项发明专利、146项实用新型专利和 18项外观设计专利。
2021年以来，公司与国内头部模拟芯片设计公司定制开发高压低温漂精密排阻芯片，该款芯片已于 2024年完成流片和功能验证，成功解决了精密电压电流源系统在高共模干扰环境下的电压电流测量精度及寄生参数引发的带宽限制问题。
该项目中，公司主要负责系统层面的需求定义与设计、关键功能模块指标提取以及系统功能验证，合作方负责底层电路实现和工艺适配。公司依托近 30年在精密电压电流源系统设计方面的技术积累，主导完成了高压低温漂精密排阻芯片的技术规格定义、性能指标提取及典型应用拓扑设计，联合国内头部模拟芯片设计公司完成器件设计与流片验证。该款芯片研发合作模式与本次 ASIC项目的合作模式高度一致。公司在 ASIC项目中同样承担系统指标定义、系统功能设计、关键功能模块设计与整体性能验证工作，合作方负责底层逻辑设计与流片实现。通过分工明确、协同开发的方式，可有效保障芯片设计与 ATE系统需求精准匹配，降低项目技术风险，提高研发效率。
基于高压低温漂精密排阻芯片的开发经验，公司进一步协同合作方开发了低压低温漂精密排阻芯片，并全面参与了薄膜电阻工艺参数建模、电阻图形设计等关键技术环节，在芯片精度指标与国际领先产品相当的情况下，降低芯片成本。目前，该系列产品已批量应用于 STS8200、STS8300系统中，完成了部分关键功能模块及芯片的国产化，运行表现稳定可靠。
上述芯片定制合作项目所涉及的薄膜工艺建模、寄生参数优化、系统级指标验证等技术环节，与本次 ASIC项目中部分模拟前端、高精度通道设计、高压输出模块有明显的技术延续性与迁移性，为 ASIC芯片研发提供了实用的工艺经验和设计优化策略，显著提升项目整体可控性和成功率。上述项目的顺利实施推动公司逐步掌握芯片从需求定义到产品流片及系统验证的全流程，为公司 ASIC芯片研发提供了可直接借鉴的开发模式与协作机制。虽然公司先前定制芯片与当前 ASIC芯片在系统复杂度、功能集成度方面存在差异，但其在设计流程控制、规范制定方法、系统级验证机制、与合作方的分工配合方面具有高度一致性，为公司后续开展 ASIC项目奠定了坚实基础。
针对核心算法、系统架构、整体版图设计以及应用线个构成芯片技术性能的核心支柱，芯片研发、半导体测试系统研发各自涉及的技术，及两者技术的可迁移性如下：
ASIC芯片设计涵盖了整个集 成电路定义、设计与制造的 全部流程，由于复杂 ASIC电 路规模巨大，一般会将公用 性较强的通用接口或电路模 块作为 IP，如 DDR（存储接 口）、SerDes（高速通讯接口）、 MCU Core（通用控制器）等， 以达到项目间复用的目的， 由芯片设计公司将成熟的 IP 授权给需要的集成电路企 业；与此同时，为了保障集 成电路企业的核心知识产 权，系统控制、系统核心计 算模块多为自有团队进行设 计。将二者融合得到满足用 户功能的 ASIC芯片
公司使用通用的 FPGA芯 片实现 ATE硬件控制逻 辑与核心算法，FPGA芯 片具有可随时编辑固件、 更改代码的特点
1、在大规模数字集成电路 设计过程中，通常也使用 FPGA作为硬件原型，用以 验证接口与算法； 2、公司在 30余年的 ATE 设计中已经沉淀了如 VI控 制环路算法、数字 Pattern 算法、数字时序产生等多 个应用于 ATE关键板卡的 核心功能代码，可进一步 将此部分集成到 ASIC芯 片核心算法中，降低系统 的重新开发成本
依赖 ASIC芯片内电路模块 的架构设计与多 ASIC应用 环境时系统架构的设计，数 字 ASIC在应用中实现大数 据吞吐与多芯片并发控制， 以保证系统运行性能
ATE性能体现在客户量产 时被测器件的产出效率， 而这一效率由测试系统的 软硬件协同设计共同决 定。其中，系统架构设计 是顶层设计中最关键的部 分； 系统架构设计主要包含软 件与控制器芯片的通讯数 据包（涵盖系统数据结构、 报文结构）。控制器芯片 在过去的设计中通常使用 FPGA完成。一台成熟的 数字 SoC测试系统，一般 包含上千个控制节点，其 软件调度效率、系统控制 与通讯带宽直接影响ATE 产出效率
1、系统架构技术在 ASIC 设计和 ATE设计上是共通 的技术，ASIC芯片只是使 用集成电路方法加以集 成； 2、本次募投项目设计的 ASIC芯片是适用于测试系 统的专用集成电路，这部 分架构完全依赖测试系统 本身的系统调度，其中数 据报文结构、接口只有按 测试系统规定的运行方式 设计，才能发挥出测试系 统的产出效率性能
ASIC电路版图设计（Layout） 涵盖在小封装尺寸下将设计 好的电路模块布局布线。集 成电路 Layout也间接影响 ASIC芯片引脚引出位置。芯 片 Layout设计中含功率的电 路模块，也会影响封装散热 设计诸多环节
SoC测试系统以高资源密 度作为产品的关键指标， 该指标依赖于先进的布局 布线技术，即在有限的空 间中将系统功能模块布置 进板卡中。其中关键在于 信号引出的定义，不良的 信号定义与组合排序，将 直接影响测试系统板卡的
1、两者均为 Layout技术， 可使用相同的 EDA工具设 计。细微差别在于 ASIC芯 片是将集成电路中的单元 模块 layout至一个晶圆， 而 ATE是将诸多芯片（包 含 ASIC芯片和通用芯片 与器件）layout至系统板卡 中；
设计难度与成本。板卡中 高密度器件的存在，也直 接影响测试系统散热子系 统的设计
ASIC芯片最终应用的场景是 测试用户的被测芯片，其功 能、性能的定义依赖被测器 件
使用通用芯片设计的测试 系统，仅选用的设计物料 与 ASIC不同，但应用场 景中客户的被测器件是相 同的
1、两者最终达到的目的相 同，均为测试量产过程中 的集成电路产品。产品需 要的测试线路、测试原理、 需要测试资源的性能、功 能指标均相同，公司过往 积累的客户应用场景、线 路均可用于搭载 ASIC的 测试系统； 2、区别在于，使用 ASIC 芯片的测试系统可提供更 多的测试资源数量，达到 与通用芯片设计的测试系 统更高的产出数量和效率
上述底层技术得益于公司全球 8,000余台（截至 2025年五月末）装机量的客户验证与市场反馈，历经多年迭代优化，已精准适配多样化的市场应用需求；同时公司与国内头部模拟芯片设计公司的定制芯片合作，也为公司本次研发项目积累了宝贵的经验。
公司现有经验可迁移解决的研发难点、合作方面临的研发难点及解决情况具体如下：
“研发创新项目”各研发子项目涉及的难点、公司攻克进展、过往研发经验的可迁移性情况如下：
“研发创新项目”部分研发环节涉及与产业链专业分工合作方合作，其面临的主要研发难点、解决进展及计划如下：
公司已充分评估本次募投项目所涉及的研发难点，并在结合现有技术储备和经验的基础上制定了针对性的方案和措施。由公司主要负责的芯片核心算法、系统架构、整体版图设计以及应用线路等关键环节，公司现有技术与本次研发技术具有共通性，可以迁移至本次研发项目上；针对特殊模拟工艺（锗硅）、国产化生态协同与供应链管理等合作方主要面临的研发难点，公司已开展充分调研，具备“技术迁移+产业协同+风险分散”的综合解决策略，无论是技术难点还是产业链配套，公司均已制定可落地的解决方案，确保本次项目按计划推进。
综上所述，公司拥有较为成熟且高效的研发模式，具备实施本次募投项目的人才储备和技术储备，公司本次募投项目攻克研发难点不存在重大不确定性，募投项目实施具有可行性。
三、“高端 SoC测试系统制造中心建设项目”的具体建设内容，与前次募投项目“集成电路先进测试设备产业化基地建设项目”的区别与联系，是否存在重复性建设，是否属于新产品，是否符合投向主业的要求
基于谨慎性考虑，本次可转债不再将“高端 SoC测试系统制造中心建设项目”作为募投项目，后续公司拟以自有或自筹资金投入。
四、结合 SoC测试系统的市场空间、竞争格局、公司竞争优劣势、同行业公司扩产情况、公司客户储备及意向订单或潜在订单等情况，说明本次募投项目新增产能消化的合理性
本次募投项目“基于自研 ASIC芯片测试系统的研发创新项目”为研发类项目，不涉及新增产能；基于谨慎性考虑，本次可转债不再将“高端 SoC测试系统制造中心建设项目”作为募投项目，后续公司拟以自有或自筹资金投入。
五、本次募投项目用地是否均已取得，新增租赁办公楼是否存在不确定性 （一）本次募投项目用地取得情况
北京市海淀区丰豪东路 9号院 天津市滨海新区中新天津生态 城川博道 1201号，拟利用现有 建筑和新增租赁办公楼进行项 目建设，总建筑面积为 2 3,520.00m。其中利用现有建筑 2 建筑面积为 1,800.00 m，新增 租赁办公楼建筑面积 1,720.00 2 m
京（2021）海不动产权第 0028329号；京（2021）海 不动产权第 0028331号；京 （2021）海不动产权第 0028350号；津（2022）滨 海新区中新天津生态城不 动产权第 1154617号
不涉及新增土地； 计划新增租赁部分办公 楼，已开展场地筛选、 询价比价和预先沟通
根据募投项目实施规划，募投项目“研发创新项目”除利用公司现有建筑实施外，亦计划租赁办公楼用于项目实施。公司拟新增的租赁办公楼并非用于大规模工业生产等特定用途，意向租赁办公楼用途仅为科研、办公等一般性用途，对土地及房产无特殊使用要求，能够满足发行人要求的办公楼场地较多，替代性较高。由于本项目阶段相对前期，现有办公场所暂可满足实施要求，故截至本反馈回复日，公司尚未新增租赁办公楼。
目前公司已在意向租赁区域开展租赁场地筛选，并就租赁房源进行询价比价和预先沟通，公司将综合办公楼位置、面积、价格、租期等要素，结合自身研发人员招募、科研设备采购等募投项目实施计划，及时签署租赁合同。
1、查阅发行人中长期发展战略相关文件、经营理念和经营模式的相关资料、历年发展计划和年度报告、未来发展计划和业务发展目标及其依据、行业管理方面的法律法规及规范性文件、未来行业发展趋势和市场竞争状况、关于本次募集资金项目的决策文件、项目可行性研究报告、三会文件等资料，确认发行人募投项目与主业经营的相关性及对发行人主业经营的影响；
2、就本次募投项目的必要性与可行性，具体用途与实施规划，发行人研发模式、人才及技术储备、研发难点的攻克等情况，与发行人相关人员进行充分沟通； 3、查阅发行人前次募投项目的可行性研究报告、相关项目文件等资料，了解前次募投项目与本次募投项目的区别与联系；
4、查阅募投项目用地对应土地产权证书，了解本次募投项目用地的后续计划、筛选情况、沟通进展以及是否存在重大不确定性。
1、本次募投项目系发行人为现有产品进行的技术迭代与储备，属于投向主业范畴；本次募投项目符合行业发展前景和发行人经营规划，符合国家发展战略和国产化需求，有助于保障发行人产业链的安全稳定，推动发行人技术创新和研发能力提升。实施本次募投项目具有必要性；
2、本次募投项目“基于自研 ASIC芯片测试系统的研发创新项目”与前次募投项目“科研创新项目”均系围绕发行人主营业务及主要产品展开，旨在提高发行人自主研发能力，全方位提升产品性能及关键技术指标。但两者在研究对象与研发目标、研发模式上存在一定差异；
3、发行人拥有较为成熟且高效的研发模式，具备实施本次募投项目的人才储备和技术储备，发行人攻克本次募投项目研发难点不存在重大不确定性，实施本次募投项目具有可行性；
4、发行人已于 2025年 6月 9日召开第三届董事会第十二次会议、第三届监事会第十二次会议，不再将“高端 SoC测试系统制造中心建设项目”作为本次可转债募投项目；本次募投项目“基于自研 ASIC芯片测试系统的研发创新项目”为研发类项目，不涉及新增产能；
5、本次募投项目用地已取得所需土地证书，募投项目“基于自研 ASIC芯片测试系统的研发创新项目”所需新增租赁办公楼不存在重大不确定性。
根据申报材料，1）发行人使用超募资金 28,796.14万元增加募投项目“科研创新项目”的投资金额，截至 2024年 12月 31日，该项目募集资金尚未使用完毕；2）集成电路先进测试设备产业化基地建设项目结余资金 14,594.06万元用于永久补充流动资金。
请发行人说明：（1）使用超募资金增加投入“科研创新项目”的具体投向及该项目后续研发安排，研发进展是否符合预期；（2）剔除超募资金影响后，前次募投项目变更前后非资本性支出的具体金额及占前次募集资金总额的比例。
请保荐机构核查并发表明确意见，请申报会计师核查问题（2）并发表明确意见。
一、使用超募资金增加投入“科研创新项目”的具体投向及该项目后续研发安排，研发进展是否符合预期
2024年 8月 26日及 2024年 9月 12日，公司第三届董事会第六次会议和第三届监事会第六次会议、公司 2024年第二次临时股东大会，分别审议通过了《关于使用部分超募资金增加募投项目投资额的议案》，随着公司业务规模的扩大、人员规模的增长及对未来长远发展的考虑，为更有效地使用募集资金，提升募投项目产品技术竞争力，增强公司在行业内的综合竞争力，综合考虑当前募投项目的建设要求、资金使用计划、项目实施进度、募集资金使用情况等因素，公司拟使用超募资金 28,796.14万元增加募投项目“科研创新项目”的投资金额。截至 2024年 12月 31日，公司“科研创新项目”原承诺投资资金为 24,410.32万元，实际使用金额 25,356.77万元，原承诺投资资金已使用完毕。
使用超募资金增加投入“科研创新项目”的具体投向及该项目后续研发安排如下： 单位：万元
聚焦800M速率，突破超高速 数字IO与高精度时序控制技 术，实现通道间皮秒级同步 满足高速数字电路测试严苛 需求
整合多维度测试技术，攻克芯 片互联及系统协同测试难题 搭建从芯片单元到复杂系统 的全流程检测体系
预计2025年完成 通信与同步功能 及系统软件的迭 代开发，完成数 字通道模块、多 功能时间测量模 块板卡级硬件迭 代，并完成整体 联调验证，2026 年开展质量验证 与转产
研发适配ATE设备的液冷技 术，优化散热结构与冷却液循 环系统，实现高效散热，保障 设备在高负荷下稳定运行
搭建集常温与高温环境模拟 于一体的测试站，精准控制测 试温度，实现大功率模块全温 域性能及可靠性测试
预计2025年完成 动态测试技术、 大功率测试模 块、低压大电流 等关键模块迭代 开发并完成系统 集成测试，2026 年开展质量验证 及转产
通过优化电路拓扑与控制算 法，提升多路V/I源动态响应 速度，满足对负载变化快速响 应及多通道协同测试要求
预计2025年完成 系统集成与平台 优化、资源整合 集成，预计2026 年完成高性能多 通道电压电流开 发、产品质量验 证与转产
围绕3D接口特性，研发高速信 号传输与高精度检测技术，确 保3D封装芯片在测试过程中 的信号完整性和测试精度
预计2025年完成 针对测试头内资 源板卡校准模块 的改版开发并完 成研发测试验 证，2025年底前 完成质量验证及 转产
构建高精度音频测试体系，运 用先进算法与检测设备，模拟 复杂音频场景，对音频设备的 音质、声道等参数进行全面测
开发，2026年完 成射频单板级硬 件调试及软件调 试、产品集成测 试及质量验证
针对高速ADC/DAC，开发适 配的高速信号激励与采集系 统，突破采样率和带宽限制 实现其性能指标的精确评估
预计2025年完成 正式版本发布， 包含图形用户界 面（GUI）调试 工具、量产和机 台维护工具
以24bit高精度为目标，优化测 试电路和算法，消除噪声和误 差，实现对ADC/DAC转换精 度和线年完成 正式板代码合并 联调，2026年完 成产品质量验证 及转产
第一，半导体测试系统涉及精密测量、高速信号处理等，技术攻关难度大，部分研发项目在试制阶段需持续改进优化，以确保最终产品的市场竞争力；第二，测试系统的可靠性要求极高，往往需要经历长时间的环境测试、稳定性验证和客户应用验证；第三，随着公司产品的不断更新迭代，公司在原有技术基础上，基于新的测试平台持续进行迭代开发与技术升级，将已运用在 STS8200和 STS8300产品上的技术，更新迭代至STS8600产品。因此“科研创新项目”的研发周期较长，目前研发进展符合预期。
二、剔除超募资金影响后，前次募投项目变更前后非资本性支出的具体金额及占前次募集资金总额的比例
华峰测控2020年 2月 18日于上交所科创板上市，募集资金总额 164,297.53万元，募集资金净额 151,225.86万元。前次募集资金到账至今已超五年。前次募投项目承诺投资总额为 100,000.00万元，拟投资项目概况如下：
2021年 3月 8日，公司召开 2021年第一次临时股东大会，审议通过了《关于使用部分募集资金和部分超募资金购买房产用于北京研发中心建设的议案》，根据公司的发展规划及实际生产经营需要，同意公司使用 1.5亿元募集资金和 1.5亿元超募资金购买位于北京市海淀区中创芯中心项目中的第 5号楼 101、102、103号的房产用于北京研发中心建设。增加超募资金 15,000.00万元后，“集成电路先进测试设备产业化基地建设项目”承诺投资总额由 65,589.68万元增加至 80,589.68万元。
“集成电路先进测试设备产业化基地建设项目”子项目生产基地建设项目于 2021年 7月至 12月陆续达到预定可使用状态，子项目研发中心建设项目及营销服务网络建设项目于 2022年 12月达到预定可使用状态。
截至 2023年 3月 31日，“集成电路先进测试设备产业化基地建设项目”累计投入金额 68,829.93万元，其中已支付金额 65,930.44万元，尚未支付金额 2,899.50万元。2023年 4月 25日，公司召开第二届董事会第十八次会议、第二届监事会第十六次会议，审议通过了《关于部分募投项目结项并将节余募集资金永久补充流动资金的议案》，同意公司将“集成电路先进测试设备产业化基地建设项目”予以结项。用于永久补充公司流动资金的“集成电路先进测试设备产业化基地建设项目”的节余募集资金 11,759.75万元，利息收入 2,834.32万元，共计从募集资金账户转出用于永久补充公司流动资金的金额为 14,594.06万元。永久补充流动资金后，公司主要用于支付销售费用、管理费用、人员工资等日常生产经营活动。
2024年 9月 12日，公司召开 2024年第二次临时股东大会，审议通过了《关于使用部分超募资金增加募投项目投资额的议案》，随着公司业务规模的扩大、人员规模的增长及对未来长远发展的考虑，为更有效地使用募集资金，提升募投项目产品技术竞争力，增强公司在行业内的综合竞争力，综合考虑当前募投项目的建设要求、资金使用计划、项目实施进度、募集资金使用情况等因素，公司拟使用超募资金 28,796.14万元增加募投项目“科研创新项目”的投资金额，“科研创新项目”承诺投资总额由24,410.32万元增加至 53,206.46万元。
截至 2024年 12月 31日，“科研创新项目”累计投入 25,356.77万元，原计划募集资金投入金额 24,410.32万元均已使用完毕。
（二）剔除超募资金影响后，前次募投项目变更前后非资本性支出的具体金额及占前次募集资金总额的比例
“集成电路先进测试设备产业化基地建设项目”增加超募资金 15,000.00万元后，承诺投资总额由 65,589.68万元增加至 80,589.68万元，根据公司实际支出情况，相关资金均用于场地建设及设备投资，最终该项目节余募集资金 11,759.75万元（不含利息收入）。剔除超募资金影响后，前次募投项目投资总额未发生变化，仍为 100,000.00万元。
前次募投项目变更前的投资金额，与变更后投资金额（即实际发生金额）的比较情况如下：
注 2：集成电路先进测试设备产业化基地建设项目已结项，变更后投资金额为募投项目实际使用金额。
前次募投项目原计划投资总额中，非资本性支出合计 49,882.60万元，占比 49.88%。
剔除超募资金影响后，前次募投项目实际使用金额中，非资本性支出合计 68,435.09万元，占前次募集资金总额的比例为 68.44%，超过原计划非资本性支出 18,552.49万元。
基于谨慎性考虑，对前次募投项目变更后投资金额（即实际发生金额）中非资本性支出金额超过原计划投资总额中非资本性支出金额的部分，调减本次募集资金总额。
1、查阅发行人首次公开发行股票并在科创板上市招股说明书、发行人上市以来的年度报告、前次募集资金存放与使用报告，了解发行人前次募集资金的使用情况及进度； 2、查阅发行人上市以来的公司公告，核查与前次募投相关事项的信息披露情况； 3、与发行人相关研发人员进行访谈，了解发行人使用超募资金增加投入“科研创新项目”的具体投向、该项目后续研发安排及研发进展情况；
4、查阅发行人前次募投项目可行性研究报告及原有投资规划，对原计划非资本性支出的具体项目内容及金额进行复核；查阅前次募集资金使用台账，对发行人实际非资本性支出的具体项目内容及金额进行复核；
5、查阅发行人上市以来的年度审计报告，了解发行人通过资本性支出形成的实物资产情况及研发投入情况；
6、查阅发行人关于本次募集资金项目的决策文件、项目可行性研究报告、三会文件等资料。
1、查阅发行人首次公开发行股票并在科创板上市招股说明书、发行人上市以来的年度报告、前次募集资金存放与使用报告，了解发行人前次募集资金的使用情况及进度； 2、查阅发行人上市以来的公司公告，核查与前次募投相关事项的信息披露情况； 3、对前次募投项目原计划投资总额（变更前的投资预算金额）中的资本性支出及非资本性支出的具体项目内容及金额进行复核，核查非资本性支出合计金额占前次募集资金总额的比例；
4、对发行人统计的前次募集资金实际的资本性支出及非资本性支出的具体项目内容及金额进行复核，并且对剔除超募资金影响后，前次募投项目变更后非资本性支出合计金额占前次募集资金总额的比例进行核查；
5、查阅发行人关于本次募集资金项目的决策文件、项目可行性研究报告、三会文件等资料。
发行人使用超募资金 28,796.14万元增加募投项目“科研创新项目”的投资金额，相关资金投向明确，该项目后续研发安排清晰，研发进展符合预期。
前次募投项目原计划投资总额中，非资本性支出合计 49,882.60万元，占比 49.88%。
剔除超募资金影响后，前次募投项目实际使用金额中，非资本性支出合计 68,435.09万元，占前次募集资金总额的比例为 68.44%，超过原计划非资本性支出 18,552.49万元。
基于谨慎性考虑，对前次募投项目变更后投资金额（即实际发生金额）中非资本性支出金额超过原计划投资总额中非资本性支出金额的部分，调减本次募集资金总额。
根据申报材料，1）发行人本次向不特定对象发行可转换公司债券拟募集资金总额不超过 100,000.00万元（含），拟用于基于自研 ASIC芯片测试系统的研发创新项目、高端 SoC测试系统制造中心建设项目；2）公司符合“轻资产、高研发投入”企业的认定标准；3）报告期末，发行人货币资金余额为 208,964.94万元；4）报告期各期末，发行人资产负债率分别为 6.92%、3.88%、6.24%；5）基于自研 ASIC芯片测试系统的研发创新项目不直接生产产品，不直接产生经济效益；高端 SoC测试系统制造中心建设项目的内部收益率为 18.21%（所得税后），投资回收期为 9.31年（所得税后，含建设期 4年）。
请发行人说明：（1）募投项目各项投资支出的具体构成、测算过程及测算依据，相关测算依据与公司同类项目及同行业公司可比项目的对比情况；（2）结合“轻资产、高研发投入”的相关指标要求，说明本次募投非资本性支出占比情况，非资本性支出超过募集资金总额 30%的部分是否用于主营业务相关的研发投入；（3）结合资金缺口、资产负债率、同行业可比公司等情况，说明在货币资金余额较高、资产负债率较低的情况本次融资的必要性、融资规模测算的合理性；（4）结合公司历史效益、同行业可比公司情况等，说明高端 SoC测试系统制造中心建设项目产品单价、数量、成本费用、毛利率、产能爬坡、产销率等关键指标的测算依据，新增折旧摊销及项目建设的成本费用对公司业绩的影响，本次效益测算是否谨慎、合理。
一、募投项目各项投资支出的具体构成、测算过程及测算依据，相关测算依据与公司同类项目及同行业公司可比项目的对比情况
公司于 2025年 6月 9日召开第三届董事会第十二次会议、第三届监事会第十二次会议，对本次发行方案中的发行数量、发行规模和募集资金用途进行调整，基于谨慎性考虑，扣除发行费用后的募集资金净额将用于“基于自研 ASIC芯片测试系统的研发创新项目”，本次可转债不再将“高端 SoC测试系统制造中心建设项目”作为募投项目，后续公司拟以自有或自筹资金投入。具体情况如下：
本项目规划总投资 75,888.00万元，拟投入募集资金 74,947.51万元，项目具体投资情况如下：
本项目拟利用现有建筑和新增租赁办公楼进行项目建设，其中新增租赁办公楼建筑2 2
面积为 1,720.00m，按 2,000元/m装修费用，本项目建筑工程费共计 344.00万元。
本项目所需购置的软硬件设备包含办公区设备、机房设备、实验室设备、验证实验室设备和设计软件，价格测算主要参考公司同类或相似设备历史采购价格、供应商报价等进行合理估算，具有公允性，具体情况如下：
本项目工程建设其他费用共计 70,427.06万元，其中包括建设期租赁费、前期工作费和研发费用。
本项目新增租赁场所建筑面积为 1,720.00m，预计租赁单价为 5.00元/m /天，项目建设期为 4年，估算本项目建设期租赁费为 1,255.60万元。本项目新增租赁场所面积根据项目研发内容及新增研发人员数量估算，租赁单价参考公司现有办公场所所在园区的市场平均价格。
本项目研发费用共计 69,122.00万元，主要包括研发人员工资、委外合作费、流片费、设计服务费、备料费等。
本项目研发人员费用共计 29,424.00万元，系研发人员薪酬。基于对本项目难度与人员需求的评估，研发人员工资具体测算过程如下：
